数据正在载入中..Orcad 使用！！-------------------收集中2310868086
37、我用Orcad画好了一份手机原理图，网表也给了PowerPcb并制成了PCB板，调试通过并已量产。意思就是说在原理图的电气特性都是正确了！现在遇到出BOM的问题，正常的BOM（Item\tQuantity\tReference\tPart\tDescription\tPCB Footprint\tVendor)
没问题，现在需要加上几个属性（如Manufacturer，Order Number，Part No.），如果在每个元器件上EDIT，加上以上几个属性自然没问题，但是一个一个的加，几百个Part，加死了！！！听说有个方法导入什么文件，可以让所有的Part都加上以上几个属性，然后我在填上具体的值，一出Bom就搞定了。不知那位大侠可以切磋，指点一下！！！！
解决方法一: 使用CIS,不过你们公司暂时没有也没法.
解决方法二:不用把设定带入原理图的话就在EXCEL中Key就可以了,很多公司只样做.
解决方法三:使用Update propetry,有些复杂,自己有空研究好了!
38、我想将已有的原理图中的元件加到自己的库中
我选择某个元件后右键选择edit part
然后将其保存到我自己的库中
但是保存后发现库中和原来原理图中的管脚正好颠倒了
原来在左边的管脚跑到右边去了
而右边的管脚则到左边了
各个管脚的编号都没错
不知道是什么原因，是哪儿没设对吗？
解答：你可以按V，将其上下颠倒一下！
39、我做好了一部分图纸,发现图幅小了,要将图幅变大,在Options>Design Template改了图幅的设置,可在SCH中图纸大小没变????
你是在没有打开schematic的界面下设的吧？！你先打开一张图，选options -->schematic page propeties,在这里改应该可以！
40、2.ERROR: [DRC0016] User properties exist on an object that is not a part instance PCI_TRDYz
SCHEMATIC1, PAGE_U_21 (12.60, 7.20)
这根信号PCI_TRDYz有问题,在SCHEMATIC1, PAGE_U_21 (12.60, 7.20)上,你可以找找看.
其实库文件放在哪个盘下是不会产生任何影响的.
41、将原理图中的一页，分散放到其他页后，在导出.asc的网表时，出现了很多如下的warning。
不得其解。
WARNING: Name contains illegal characters --------------------------------+5V --------------------------------, changed to PLUS5V
WARNING: Name contains illegal characters --------------------------------D+5V --------------------------------, changed to DPLUS5V
WARNING: Name contains illegal characters --------------------------------Version Document --------------------------------, changed to Version_Document
ERROR [NET0011] Netlist failed or may be unusable.
1,+5v连接有误,要么你的+5V没加电源标示,或是没有OFFPAGE,看情况而定.
2,错误同上.
3,版本号没改.
4,网表不能产生.
将这些错误改改,就行了.
42、在ORCAD中，要用到一个管脚很多的器件，不想用大图，想将其分割为几个部分，试了许多次都不行，谁能指点一下？
一定要新建元件後,Parts per Pkg选擇要分割元件数,Package Type选Heterogeneous即可
43、我一直是用CONCEPT-HDL和ALLEGRO，SPECCTRAQUEST，现在有一块板子想
做原理仿真和PCB仿真，所以初步计划用CAPTURE CIS设计原理图，仿真后导入ALLEGRO，在做PCB仿真。
不知CAPTURE 和ALLEGRO的接口是不是方便使用，需要注意哪些问题？
还有CAPTUE中我的许多器件没有，我不知怎么建库？
那位大侠有好的帮助文章给一些，或者哪里有下载的电子文档？
还请告知。本人不胜感激
Capture与Allegro接口没有任何问题，因为它们现在本身是一家。要注意的是器件的管脚名除电源外不能同名，哪怕是NC管脚也必须定义为NC1、NC2、....。教程网上很多，搜索一下应该能找到。
44、我做了一个小板子，上面有四个公插件，四周有四个螺丝孔。现在要做一个大板子，把小板子放在上面，母插座正好对着公插座，螺丝孔要对齐，我想把小板子做为一个元件封装调入到大板子上，这样对齐比较容易。问怎么把这个小板子做成封装？请高手指点
解答一：你想做成封裝,應該不行吧,我個人認為應該是把你的小板子的零件做成list文件,在allegro中右邊中Find by name選它的function為symbol or(pin),在下面的小框框中keyin你的list文件,且在Find by name 對齊的function 應要選擇List,應該就OK.
解答二：我师傅做几个板子相叠加时，都是把上面的小板子的外框和接插件做成库元件（板框做成元件封装，接插件做成焊盘），然后调入到大板子上面，如果放上去正好和螺丝孔相对，就删掉，因为大小板子相连时是用排线相联的。这样在安装时会非常精确的。但是他现在走了。
45、我第一次将这个元件的有些地方画错﹐放入原理图后发现就删了﹐再去到library里改过来﹐完后我再选择改正后的元件就用不了﹐总是显示如下图
每当调用一个新元件，Capture就放一个副本到Library Cache，原理图上的元件都以这个副本做参考。库元件改变以后必须更新Cache，否则新的元件还是Cache中的旧元件。更新方法是在Design Manager中，展开Design Cache，选中需更新的元件后，选择菜单Design中的Update Cache，后者Replace Cache替换成新改变后的元件。
46、各位高手，ORCAD的网络表不是以mnl结尾的吗？怎么我在greate netlist / other 选项下找不到，里面有好多格式，究竟选用哪种？？救救我。我是用ORCAD布线的，ORCAD有生成很多种网络表的选项，其中以mnl结尾的为ORCAD Layout的网络表，里面有很多选项，能产生其他种的网络表，就是不能生产以mnl为后缀的网络表，请高手指教啊。
直接选Layout，顶上第六项就是，不是在other里面
47、
ORCAD，不知道为什么我的CAPTURE里不能生成网表？
OPTIONS里没有CRATE NETLIST这一项？？
先转到project manager下，Tools菜单里。
48、大家做sch时，capture cis用处大么？另外BGA的封装怎样用字母序列标注管角号码？
CIS：Component Imformation System，至于好处一次说不完，主要是对一个企业的零件库管理功能，一个简单例子：就是你可以在place part的时候就可以看到该零件的所有信息（包含零件料号，值，元件描述，价格，公司库存，封装外形，元件datasheet……），对于工程师来说好处就是产生BOM一次搞定，而不要再去填什么零件料号，元件描述什么信息了，主要是减少了出错的机会。
字母标管脚不是直接输入字母给pin就可以了吗？
49、ORCAD的PART的VALUE有什么作用呢，我一同事说不同类型的器件的VALUE不能相同，因为如果相同生成DEVICE，会有问题，举个例子——————我有一33欧姆的电阻，一33欧姆的4脚排阻，则在原理图中，VALUE值不能都写成33，而可以写成R33，33才可以。这是什么原因呢，哪位大侠能不能解释一下呢，谢谢
如果不同类型器件value值一样，在列器件清单时会把不同类的元件放在一起，象你上面所说的情况，就会认为是2个33欧电阻，而不加以区分。
50、
在Capture中可以通过Properties某些属性的设置为将来的Aleegro PCB布板进行准备。
请问：这样的属性有哪些？尤其是与网络有关的，比如差分对，它的名称，线宽，线距是否可以在这些属性中的某一项事先设定，然后带到Allegro中。
解答：在edip property时，filter by选：Cadence-allegro就可以看到有哪些可以转了；至于差分对，线距什么的只能定义名字，具体需要在allegro指定值，像min_line_width可以直接定义多少。
51、在一张capture 中画了电路图,并将图中所有元器件做了一个.olb库文件.
在单独打开这个库,对元件进行编辑时一些正常.
但是如果在Capture中使用元件管理器时,选中一个元件,在右键菜单点击察看时,在元件管理器窗口确看不到这个元件的图形(参数倒是有),并提示:"Coud not read part information form WAG/CAP",表示无法读出CAP电容信息.
错在什么地方?请问如何设置CIS?
Part Manager是CIS的功能，你没有设置好CIS所以提示错误！2-〉看帮助文件，很详细
52、请教各位大侠一个问题：ORCAD CAPTURE里画完图用DRC检查，出现两个GND的错误，一个我用VSS跟GND相连就解决了，还有一个怎么就都不行。还是报错：too fewer connector to GND!请问怎么解决？
因為你接的gnd或vcc是接的一個接點,接點太少.比如:一個電容一腳是vcc,另一腳是gnd的話,也會出現你目前的狀況,不知你是否是這樣?
53、在orcad中一个project的dsn里面的两张page的相同信号怎么接到一起啊？
放置一个分页符不就可以了么，OFF PAGE。OFF PAGE名称一致才可以
但是，现在我的两张page中连不到一起去的net不是单根线的net
而是bus连不到一起去
好像page off连不到bus上吧
不知兄有何高见？
注意两页的Off Pages画成总线形式,如DATA[1..31]
54、
错误代码如下： Spawning... "D:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "d:\board\work\vermont.dsn" -n "D:\BOARD\WORK\Allgero" -c "D:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 5 -j "PCB Footprint" Scanning netlist files ... Loading... D:\BOARD\WORK\Allgero/pstchip.dat Loading... D:\BOARD\WORK\Allgero/pstchip.dat Loading... D:\BOARD\WORK\Allgero/pstxprt.dat Loading... D:\BOARD\WORK\Allgero/pstxnet.dat Error: Line
Exiting... "D:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "d:\board\work\vermont.dsn" -n "D:\BOARD\WORK\Allgero" -c "D:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 5 -j "PCB Footprint"
*** Done ***
pstxnet.dat的第912－913行是：
NODE_NAME R372 2 ''''''''''''''''@VERMONT.TOP(SCH_1):PROTOCARD 0@VERMONT.AD(SCH_1):I164594160@DSPANDFPGA.RESISTOR.NORMAL(CHIPS)'''''''''''''''': ''''''''''''''''2'''''''''''''''':;
allegro可以导入列表，但是rats连地线都没有连接啊
请问怎么解决这个问题？
这个问题问过faint兄，确认的解决方法是一个一个删除报错的器件，再拷贝一个相同的器件过来。不过每次Netlist只报一个错，有点郁闷
